v1.17.9 (1402)

Enseignement scientifique & technique - SE204 : Architectures reconfigurables et langages HDL (Reconfigurable architectures and HDL language)

Domaine > Electronique.

Descriptif

L'objectif principal de ce cours est une initiation à la modélisation et la synthèse des systèmes de traitements numériques.
Une première partie du cours est consacrée à l'utilisation de langages informatiques (langages de description de matériel) dont la sémantique particulière permet, entre autres, de représenter les notions de temps et de parallélisme. La seconde partie du cours, consacrée à la technologie des circuits logiques reprogrammables, aborde simultanément les enjeux techniques et économiques de ces circuits ainsi qu'une initiation pratique à leur mise en oeœuvre. 

nombre d'heure en présentiel

24

nombre de blocs

16

Diplôme(s) concerné(s)

Parcours de rattachement

Pour les étudiants du diplôme Diplôme d'ingénieur

Cours de 1eA ou équivalent (Bases de la logique séquentielle, logique synchrone).

 

Format des notes

Numérique sur 20

Littérale/grade européen

Pour les étudiants du diplôme Echange non diplomant

La note obtenue rentre dans le calcul de votre GPA.

Pour les étudiants du diplôme Diplôme d'ingénieur

L'UE est acquise si Note finale >= 10
  • Crédits ECTS acquis : 2.5 ECTS
  • Crédit d'UE électives acquis : 2.5

La note obtenue rentre dans le calcul de votre GPA.

L'UE est évaluée par les étudiants.

Programme détaillé

 

Mots clés

Modélisation événementielle, HDL, SystemVerilog, simulation logique, synthèse logique, styles de codage, FPGA, accélération matérielle.
Veuillez patienter